排名前三的晶圆流片厂计划在2nm节点上实现背面电源传输，为更快、更高效的芯片工作、减少路由拥塞和降低跨多个金属层的噪声奠定了基础。
使用这种方法的好处是很大的。电源通过使用稍厚一些、电阻较低的背面线路提供电力，而不是低效的前端线路，由于电源电压降较小，电源电力损失可以减少30%。在一个典型的高级电源节点处理器中，电源线可以穿过15层或更多的互连层。这种电源变化还释放了前端的路由资源，特别是在第一层和最昂贵的金属层，它减少了各种类型的电源传输交互。太多电源传输交互，由于有时不可预测的、工作负载的物理影响，大大增加了电源设计复杂性。
英特尔可能会是第一个采用背面电源传输的公司，因为它正在重新夺回其电源传输工艺技术的领导地位，但三星和TSMC将很快跟进。
图1：背面电源传输减少了电压降和钢筋C延迟，但需要更长的时间。来源：英特尔
然而，这并不是一个简单的改变。背面电源传输带来了一系列的处理挑战，包括由于晶圆变薄造成的光刻修正和晶圆背面到正面的邦定等。
尽管如此，背面电源传输似乎值得付出努力。英特尔技术开发副总裁本·塞尔(Ben Sell)说：“有很多经验帮助我们为这一过程铺平了道路。例如，优化精确磨晶圆的方式，这样就不会损坏晶体管本身。”
Sell的团队正在使用Intel 4工艺和finFET晶体管来优化PowerVia，并在去年的超大规模集成电路研讨会上发布了第一款电源设备。该公司计划将PowerVia与其在20A节点(2nm)上的RibbonFET(全栅极周围)晶体管结合起来。使用BPD，该电源设备能够实现6%的性能提升(Fmax)，90%的电池利用率和高于30%的电压降。塞尔说：“现在电源两边都有了路由，这真的能帮助我们将供电更紧密地封装在一起，并根据实际使用的电池来做应用。”
图2： Wafer背面电源使用4层互连，正面使用14层，连接µvias到接触层。来源：英特尔
三星也在开发背面电源传输，早期研究表明，它实现电源性能指标令人印象深刻。使用两种不同的Arm核，该公司报告的背面电源频率提高了3.6%，面积减少了10%和19%。电源和接地传输使用标准电池之间的电源单元进行。该团队还预计电源标准单元块面积将减少。
优化路由效率
理想的背面电源传输能够在任何工作期间向集成电路上的有功电路提供持续、稳定的电流。其中一个最重要的电源参数，是从IC的电源引脚到电路中的晶体管的所有互连路径中的PDN的直流电源电阻。
图3：与必须穿过前端15个或更多的互连层相比，前后电源传输的路径显著降低了高电压损耗。来源： Applied Materials
压降(IR drop)是大规模电源互连的瓶颈。通过进行背面电源传输，电源设计师可以独立地优化路由，背面电源有更粗的铜线来供电和接地，正面有更薄的铜线来传输电源信号。电源设备制造商将电网从昂贵的金属表层移除，这需要使用EUV进行双模式甚至三重模式。使用BPD，将表层金属间距从30nm放宽到36nm。根据Sell的说法，这种电源变化本身比额外流程层的费用更多，尽管生产能力更长。缓解的拥塞也减少了RC延迟，使晶体管可以在更高的电源频率下工作。
大部分成本效益来自使用更简单的电源EUV流片，需要的电源工具更少。也许你可以用一次电源通道来进行平刻，而不是多次。
由imec的研究人员在2019年提出的背面电源传输，是实现持续逻辑扩展的关键一步。这种电源传输方法有三个主要类别(见下图4)。
图4： BPD电源方案提供了与晶片加工复杂度水平的增加相关的不同水平的扩展效益。来源：Applied Materials
最简单的方法是从CMOS FETs周围的电源传输路由向下连接到第一个金属，然后通过电源顶部触点向下连接。PowerVia使用nanotsv将背面电源连接到晶体管的接触层，从而实现了高级电源扩展。最后，“直接连接”方法直接将背面电源微孔连接到每个晶体管的源极和漏极区域。
直接电源连接可以实现最佳的扩展，但这是三者中风险最大。imec的高级研究员、研发副总裁和项目总监Eric Beyne说：“在制造电源设备之前，你先把金属放在鳍片之间。对人们来说，在电源前端之前做金属加工有点吓人，但这让你可以进行电源接触，并有更多的空间。问题是你需要将光刻技术的背面与正面对齐，但这个电源晶片已经被粘合和变薄，所以这样做可能产生变形。”
不幸的是，顶部电源晶片扭曲时还需要调整上下晶片的特性。即使在键合中对齐晶片，也需要扫描仪上的自适应光刻方案来实现校正，而且校正是复杂的。并不是所有的人都在向同一个方向转移。 Beyne估计，根据方案，可能有10到20纳米的电源覆盖层。对于更直接的电源连接方法，这急剧下降到3纳米，这可能需要对键引起的失真进行更多的控制。
Beyne说：“这些都是微小的电源源极/漏极特性，因为CPP(接触门间距)只有45纳米。所以在S/D上着陆相当具有挑战性，而且必须非常准确。”
微孔趋向于在10：1的高宽比左右。精确控制的电源蚀刻工艺对于新的µvias以及其他关键特性都是必不可少的。 Lam Research公司副总裁兼总经理Kaihan Ashtiani说：“这三种电源传输方法都涉及高宽比特征，需要蚀刻，然后用导体、绝缘体或两者填充。”
晶圆变薄的过程本身也不是那么简单。在变薄后，只剩下大约500纳米的硅。Imec正在与Disco 公司的电源工程师合作，提高电源研磨过程的均匀性和加工速度。
CMP也起到了关键作用。Lam研究公司的高级主任David Kretz解释说，在电源研磨过程之后进行精细抛光(CMP)，从而接近最终目标厚度，并完全消除电源研磨损伤。然后用湿法清洗或干法蚀刻去除剩余的硅。硅锗(SiGe)可以作为电源蚀刻停止剂。
“湿硅电源蚀刻技术最初是为CMOS成像和功率设备开发的。在晶片电源连接方面，特别是NAND器件，将CMOS阵列连接到存储单元上，”Kretz说。这种电源蚀刻技术现在正在应用于背面电源应用。
湿法面临的挑战包括成本效益、均匀性(总厚度变化、TTV)和修复电源研磨步骤造成的硅损伤。Kretz说：“Lam首先使用快速的电源蚀刻工艺，首先去除大块硅(成本效益)，然后转向较低的电源蚀刻率工艺，使我们能够更好地控制最终薄膜的粗糙度。”
计量学在监测电源均匀性中起着至关重要的作用。他解释说：“我们的集成厚度测量系统(ITMS)使客户能够在电源湿蚀刻之前测量晶片，这样我们就可以根据来自磨削过程的厚度变化调整我们的过程。这导致了对最终晶圆间厚度变化的整体更严格的控制。”
图5：晶体管和功率通过首先制作(a)，然后进行多级正面金属化和介电密封(b)，粘接到硅载波(c)，然后进行背面功率处理。来源：英特尔
在英特尔的简化电源工艺流程中(见图5)，该电源传输流程首先构建finFET或栅极全能晶体管，然后电源蚀刻纳米孔并填充钨或其他低电阻金属。接下来，沉积一个电源介电密封，然后翻转前端晶片并将其安装在载体晶片上。然后，将硅研磨并抛光(CMP)。电源蚀刻停止有助于防止晶体管本身的移除。
最具挑战性和复杂的电源工艺，是到晶体管源的直接接触。“在直接电源接触方法中，正面和背面电源连接之间对齐是一个挑战。此外，epi接触形成从正面完成，留下一个背面悬垂。由于金属填充是从背面电源完成的，突出结构的金属化是一个额外的挑战，”Ashtiani说。
Ashtiani 详细阐述了电源热限制，因为存在一个已经建造的铜堆，这导致电源工程师积极评估金属替代品，如钌和钼。他说：“钼正在成为一种令人信服的替代品。Epi背面电源接触是在BEOL工艺后制造的，因此温度上限在400—450摄氏度。在BEOL热预算内形成电源低电阻接触将是一个巨大挑战。”
在Lam的工作中，钼沉积在保形和自底向上电源接触填充方案中使用低温原子层沉积(ALD)，显示了形成电源电阻接触的能力。钼的其他优点还包括一个更短的路径。这样一来，即使在较小的特征尺寸下，电源电阻率也仍然较低。此外，它在介质中没有固有的扩散率，因此不需要更高的电源电阻率。
另一种被测试的金属是钌。在多项电源研究中，钌已被探索作为前端接触的替代电源接触材料，imec表明，背面电源传输中的钌相对于钨动力轨道可以降低40%的电阻。这两种金属之间的关键区别在于成本之一，钌比钼贵一个数量级。
当所有的互连都局限在晶片正面时，故障隔离和调试通常是通过硅背面进行的。这种分析随着背面金属化而变化。当你的两边都有金属，显然很难，因为突然之间有了金属层。我们必须开发一些不同的技术，确保我们仍然可以定位缺陷，并通过这些金属线来确定其特征。该公司正在使用现有的和新的调试技术来执行这些分析。
同时，测试将使用速度扫描测试模式来识别速度路径问题，识别并确定设计中的性能限制路径，以便设备能够在更高的时钟频率下运行。对于每个故障扫描单元，根据逻辑模拟值的结构分析来识别故障路径。
产量和可靠性
为了确保可靠性，芯片制造商采用了与任何复杂逻辑设备相同的可靠性测试方法，包括与时间变化的介电击穿(TDDB)、偏置温度不稳定性(BTI)、热载流子注入(HCI)。
有趣的是，三星分析了与封装过程相关的热机械可靠性，确保连续性。工程师们分析了由多层金属堆栈引起的应力水平，包括背面功率传递与由传统的互连堆栈引起的应力水平。该团队使用建模来比较其4nm节点与倒装芯片封装的场景。“我们选择单个凸起施加的最高张应力的位置，即位于芯片边缘的凸起，并从包模型检查热位移边界条件下检查BEOL子模型，”他们在最近的一篇文章中说。
具有背面功率的芯片在z方向上施加了62%的拉伸应力，集中在nanoTSV上方的第一层金属层。该团队进行了测量，包括纳米tsv的尺寸调整。通过使tsv变宽10%(或更短)，应力减轻，阻力降低，也通过环形振荡器模拟提高速度。他们显示了tsv的尺寸和阻挡金属厚度对应力和性能的影响。
一般来说，应力积累是行业日益关注的问题，特别是越来越多地使用临时粘接工艺，以便不同的结构或材料可以组合。布鲁尔科学公司的首席技术官拉玛·普里加达说：“客户希望有一种粘接材料，可以在整个过程中将设备晶片固定在载体上。所以，对于压力极大的晶圆片，这种平衡更具挑战性。”
结论
背面电源传输是一种突破性的方法，它可以更有效地向设备提供电源，同时也可以提高最小前端互连的可制造性。工艺改进正在围绕光刻修正扭曲，CMP，蚀刻，清洗和邦定工艺。隔离故障变得更具挑战性。然而，这种生产更快的方法预计最早将于明年出现在设备中。 |
